プロセス・アーキテクチャ最適化モデル
プロセス・アーキテクチャ最適化（英語: Process-Architecture-Optimization model）は、Intelが2016年に採用したプロセッサ開発モデルである。この3フェーズモデルでは、ダイの縮小の後に、マイクロアーキテクチャの変更が行われ、その後、最適化が行われる。これは、2006年にIntelが採用した2フェーズのTick-tockモデルを置き換えるものである。Intelによると、以前のモデルは、現在では持続可能なものではなくなっている[1][2][3][4]。
| スケール | プロセス | アーキテクチャ | 最適化 |
|---|---|---|---|
| 14 nm | Broadwell | Skylake | Kaby Lake、Coffee Lake、Comet Lakeマイクロプロセッサ モバイル専用：Kaby Lake、Whiskey Lake、Whiskey Lake サーバー専用：Cascade Lake、Cooper Lake |
| Rocket Lake (Cypress Cove) ※デスクトップ専用 |
N/A | ||
| 10 nm | Cannon Lake (Palm Cove) ※モバイル専用 |
Ice Lake (Sunny Cove) ※モバイル+サーバーのみ |
Tiger Lake (Willow Cove) ※モバイル専用 |
| Intel 7 | Alder Lake (Golden Cove) |
Raptor Lake (Raptor Cove) |
|
| Intel 4 | Meteor Lake | ||
| Intel 20A | Arrow Lake | ||
| Intel 18A | Lunar Lake |
- ()内はマイクロアーキテクチャ名
- 斜体は将来の計画
参考文献
- Cutress. “Intel’s ‘Tick-Tock’ Seemingly Dead, Becomes ‘Process-Architecture-Optimization’”. 2016年3月22日閲覧。
- eTeknix.com (2016年3月23日). “Intel Ditches 'Tick-Tock' for 'Process-Architecture-Optimization' - eTeknix”. 2016年3月23日閲覧。
- “Intel Tick-Tock Processor Model Replaced With Process-Architecture-Optimization - Legit Reviews” (2016年3月23日). 2016年3月23日閲覧。
- “Intel 7th Gen Core: Process Architecture Optimization” (2016年8月30日). 2016年8月30日閲覧。
This article is issued from Wikipedia. The text is licensed under Creative Commons - Attribution - Sharealike. Additional terms may apply for the media files.