メモリ・リフレッシュ

初期のシステムでは、リフレッシュを実行するサブルーチンを実行する定期的な割り込みを起動するタイマーを使用して、マイクロプロセッサがリフレッシュを制御するものもあったが、これは、リフレッシュプロセスを停止してメモリ内のデータを失うことなく、マイクロプロセッサを一時停止したり、シングルステップにしたり、省エネのハイバネーションにしたりできないことを意味していた[6]。そのため、最新のシステムでは、リフレッシュはメモリコントローラ[2]内の回路によって処理され、チップ自体に組み込まれている場合もある。擬似スタティックRAM（PSRAM）などの一部の DRAM チップは、すべてのリフレッシュ回路がチップ上にあり、コンピュータの他の部分に関してはスタティック RAM のように機能する[8]。

通常、リフレッシュ回路は、チップのロウ・アドレス・ラインに適用されるリフレッシュすべきロウのアドレスを含むリフレッシュ・カウンタと、ロウをステップ・スルーするためにカウンタをインクリメントするタイマーから構成される[5]。次の2つのスケジューリング戦略が使用されている[6]。

• バースト・リフレッシュ - すべての行がリフレッシュされるまで、一連のリフレッシュ・サイクルが次々と実行される。
• 分散リフレッシュ - リフレッシュ・サイクルは、メモリ・アクセスの間に一定間隔で実行される。

バースト・リフレッシュでは、メモリが利用できない期間が長くなるため、分散リフレッシュが最近のほとんどのシステム、特にリアルタイムシステムで使用されている[5]。分散リフレッシュでは、リフレッシュ・サイクルの間隔は

${\displaystyle {\text{refresh cycle interval}}={\text{refresh time}}\,/\,{\text{number of rows}}\,}$

例えば、DDR SDRAMのリフレッシュ時間は64ms、行数は8,192行なので、リフレッシュ・サイクル間隔は7.8μsである[5][9]。

最近の世代の DRAM チップには、内蔵のリフレッシュ・カウンタが搭載されており、メモリ制御回路は、このカウンタを使用することも、外部カウンタからロウ・アドレスを供給することもできる。これらのチップには、「列セレクト」（CAS）ラインと「行セレクト」（RAS）ラインの異なる信号パターンによって選択される、次の 3 つの標準的なリフレッシュ方法がある:[6]

• 「RAS のみリフレッシュ」 – このモードでは、リフレッシュする行のアドレスがアドレス バス ラインによって供給されるため、メモリ コントローラーの外部カウンターとともに使用される。
• 「CBR（CAS before RAS refresh） - このモードでは、オンチップ・カウンタがリフレッシュされる行を追跡し、外部回路は単にリフレッシュ・サイクルを開始するだけである[5]。このモードでは、メモリ・アドレス・バス・バッファをパワーアップする必要がないため、消費電力が少ない。ほとんどの最新コンピューターで使用されている。
• 「ヒドゥン・リフレッシュ」-これはCBRリフレッシュ・サイクルの代替バージョンであり、先行するリード・サイクルまたはライト・サイクルと組み合わせることができる[5]。リフレッシュはデータ転送中に並行して行われるため、時間を節約できる。

2012年世代のDRAMチップ以降、「RASのみ」モードは廃止され、内部カウンタがリフレッシュの生成に使用されている。このチップには、コンピュータがスリープモードのときに使用するスリープモードが追加されており、オンチップ発振回路が内部リフレッシュサイクルを生成するため、外部クロックをシャットダウンすることができる。

メモリがリフレッシュに費やす時間の割合（リフレッシュ・オーバーヘッド）は、次のように、システム・タイミングから計算できる[10]。

${\displaystyle {\text{refresh overhead}}={\frac {\text{time required for refresh, ms}}{\text{refresh interval, ms}}}\,}$

例えば、SDRAMチップの行数は213=8,192行、リフレッシュ間隔は64ms、メモリバスは133MHzで動作し、リフレッシュサイクルは4クロックサイクルかかる[10]。リフレッシュ サイクルの時間は次のとおり[10]

${\displaystyle {\text{length of refresh cycle}}=4/f={\frac {4}{1.33(10^{8})\,{\text{Hz}}}}=30\,{\text{ns}}\,}$

${\displaystyle {\text{time required for refresh}}=({\text{length of refresh cycle}})({\text{rows}})=(30\,{\text{ns}})(8192)=0.246\,{\text{ms}}\,}$

${\displaystyle {\text{refresh overhead}}={\frac {0.246\,{\text{ms}}}{64\,{\text{ms}}}}=.0038\,}$

そのため、リフレッシュ・サイクルにかかる時間は、メモリ・チップの時間の0.4％未満となる。SDRAMチップでは、各チップ内のメモリはバンクに分割され、並列にリフレッシュされるため、さらに時間が節約される。そのため、必要なリフレッシュ・サイクル数は、仕様書に記載されている1バンクの行数であり、2012年世代のチップでは8,192行に固定されている。

もう一つの半導体メモリであるスタティック・ランダム・アクセス・メモリ（SRAM）では、データはキャパシタに電荷として格納されるのではなく、クロスカップリングされた一対のNOTゲートに格納されるため、SRAMはリフレッシュする必要がない。この2種類の基本的なメモリには長所と短所がある。スタティック・メモリは、電源が入っている間は永久的と考えることができる。つまり、一度書き込まれたメモリは、特別に変更されるまで保持されるため、システム設計上、その使用は単純になりがちである。しかし、各SRAMセルの内部構造は、DRAMセルに必要なトランジスタが1つであるのに対し、6つのトランジスタを必要とするため、SRAMの密度はDRAMよりはるかに低く、ビットあたりの価格はDRAMよりはるかに高くなる。

初期のマイクロプロセッサ（Zilog Z80など）の中には、ダイナミック・メモリセルをリフレッシュするための行アドレス・ストローブ（RAS）を提供できる特別な内部レジスタを備えているものがあり、このレジスタはリフレッシュ・サイクルごとにインクリメントされる。これは、システムで既に使用されている他の集積回路が、RAM全体で既に循環アクセスを生成している場合（モトローラ 6845など）にも実現できる。Z80のようなCPUでは、RASリフレッシュが利用可能であることが、ハードウェア設計を単純化できることから、大きなセールスポイントとなっていた。ここで、RASリフレッシュは、動作上冗長なクロック・サイクル（Tステート）の間、すなわち、バスが必要とされない可能性のある命令デコード/実行中に、アドレス・ワイヤと制御ワイヤの独自の組み合わせによって通知される。このようなTステートの間、バスが非アクティブになる代わりに、リフレッシュ・レジスタが、リフレッシュ回路に指示するための制御線の組み合わせとともにアドレス・バス上に提示される。

Z80の初期バージョンでは、16 kB RAMチップ（つまり128行）が一般的で、先見の明がなかったため、Rレジスタは7ビット幅（0～127、つまり128行）でしかインクリメントできなかった。64kビット以上のDRAMチップ（8ビットRAS付き）が急速に登場したため、不足する8ビット目を合成し、数ミリ秒後にメモリ・ブロックが失われるのを防ぐために、リフレッシュ信号の周囲に余分な回路やロジックを構築する必要があった。文脈によっては、割り込みを利用して適切なタイミングで8ビット目を反転させ、Rレジスタの全範囲（256行）をカバーすることも可能であった。CPUからのリフレッシュ信号がこのカウンタのクロックとして使用され、その結果、リフレッシュされるメモリ行はリフレッシュ・サイクルごとにインクリメントされた。Z80コアの後のバージョンとライセンスされた互換CPUによって、自動サイクルに8ビット目が含まれないように改善され、最近のCPUは、このような基本的なプロビジョニングを大幅に拡張して、DRAMリフレッシュのための豊富なオールインワン・ソリューションを提供している。

疑似スタティックRAM（PSRAMまたはPSDRAM）は、スタティックRAM（SRAM）と同様の動作をさせるためのリフレッシュ回路とアドレス制御回路を内蔵したダイナミックRAMである。DRAMの高密度性と、真のSRAMの使いやすさを兼ね備えている。PSRAM（ニューモニクス社製）は、アップル社のiPhoneやその他の組み込みシステムに使用されている。

一部の DRAM コンポーネントには「セルフ・リフレッシュ・モード」があり、これには擬似静的動作に必要なロジックと同じものが多く含まれるが、このモードはスタンバイ・モードと同等であることが多い。これは主に、DRAMに保存されたデータを失うことなく電力を節約するために、システムがDRAMコントローラの動作を一時停止できるようにするためのものであり、PSRAMのように独立したDRAMコントローラなしで動作できるようにするためのものではない。PSRAMの組み込み型は、MoSys社から1T-SRAMという名前で販売されている。これは技術的にはDRAMだが、SRAMによく似た動作をし、ゲームキューブやWiiコンソールで使われている。