L2キャッシュ
L2キャッシュ（英: level 2 cache）はマルチレベルキャッシュ内の第2層キャッシュメモリである[1]。2次キャッシュ、セカンダリキャッシュとも呼ばれる。
キャッシュメモリには容量と速度のトレードオフが存在する。容量・速度の異なるキャッシュの階層構造をもつマルチレベルキャッシュの中で、2番目に容量が小さく2番目に速い階層がL2キャッシュである。最も小さく速い階層がL1キャッシュである。
L1キャッシュはCPUのアーキテクチャと密接に連動して動くため、高速だが容量を増やすことが難しい。そのためメインメモリよりは高速で、L1キャッシュよりも容量を増やすことが容易なL2キャッシュがCPUの性能向上の手段として有効である。
歴史
Intel486～Intel Pentium初代ではL2キャッシュはCPUではなくマザーボードに任意として搭載されていた。当初はDRAMがシステムバスの速度と比べてわずかに遅かったために、メインメモリとの間に設置される高速アクセスを仲介するSRAMとして設置された。しかしクロックダブラー等でクロック速度が増加するにつれてマザーボードに搭載のL2キャッシュは搭載されることなく、CPUの中に搭載されることになる。[2]
Pentium IIなどのCPUでは、CPUダイと独立したSRAMをL2キャッシュとしてCPUボードに実装していたが、現在ではCPUのシリコンダイの上に演算回路と一緒に形成する手法が一般的である。
性能
容量
年を経るごとにL2キャッシュ容量は増加する傾向にある。
| メーカー | μarch | サイズ [KB/core] | 登場年 |
|---|---|---|---|
| Intel | Nehalem ~ Comet Lake | 256 | 2008 ~ 2019 |
| Rocket Lake | 512 | 2021 | |
| Alder Lake | big 1250 / LITTLE shared 2000 | 2021 | |
| AMD | Zen ~ Zen 3 | 512 | 2017 ~ 2020 |
脚注
- "multi level caches ... recent processors have multiple levels of caches (L1, L2, . . . )" 田浦. (2018). What You Must Know about Memory, Caches, and Shared Memory. 並列分散プログラミング, 東京大学.
- 後に同一ソケットにおいて動作するCPUの中にL2キャッシュが実装されると、L3キャッシュとして動作するようになる。
- 出典:英語版wikipedia 各マイクロアーキテクチャ
- "E5-2686 (32KB/256KB/46MB) ... latency (cycles) ... L1 4.02 ... L2 9.82 ... main 208.417" 田浦. (2016). What You Must Know about Memory, Caches, and Shared Memory. 並列分散プログラミング, 東京大学.
This article is issued from Wikipedia. The text is licensed under Creative Commons - Attribution - Sharealike. Additional terms may apply for the media files.